2006年10月27日
CPU実験(8)
レイトレ用アーキテクチャでfibが動いた。後はFPUが動けば絵が出そうな気がする。
という訳で頑張ってはいるのだが、全然速くならない。原因は分かっていて、VHDLという言語の理解の浅さに起因する。どうも実際に落とされる回路をイメージしながら書かないとカリカリに高速化出来ないよ。まぁとりあえず遅くても動くのを作ったら、ちょっと手を止めてXilinxのマニュアルを精読して(特にLibraries GuideとXST Guide)、高速化するための前提知識を蓄えよう。
- by
- at 14:28
comments