Home > CPU実験 Archive

CPU実験 Archive

CPU実験(14)


グロ画像ゲット。
追記:

おお。約780秒。
参考:
yamaさん, ushさん

CPU実験(13)

USB制御回路にバグが有る。
sldファイルを正常に送れない模様。
黒画像は出たけど、これはちょっとはまりそう。

CPU実験(12)

今日中に動くかと思われたが、制御系のバグがまだ有る模様。
あと２，３個バグを取れば絶対動くはず。
あと fadd を1 clockで返せるかもしれないアイデアを思いついたので、レイトレが動いたら試してみよう。

CPU実験(11)

「かけざんが上手くわけられない」
と寝言を言っていたらしい。
病気だ。
迷走しまくっている5班も、シミュレーター上でようやく絵が出たらしく良い感じに競争になってきたかも。

CPU実験(10)

Pipelined FPUがとりあえず出来た。

  • fadd / sub
  • fmul
  • itof
  • ftoi
  • finv
  • fsinv

nuさんがfinv, fsinvを書いてくれた。fadd / sub, fmul, finv, fsinvだけだと、「Text-based Post-Place & Route Static Timing Report」によると100MHzで動くらしい。ftoi, itofは意外とHW量食う事が分かったので将来的に無くす方向で。精度チェックもした。とりあえず50MHzで動かすので全然問題は無い。ほんとかな。
しかし10 ns / stageで動かすのは相当骨が折れた。先輩が100HMzで動かしてなかったら努力しなかったと思う。今はFPUだけだが、CPU本体と合わせると配線遅延もあるしまだまだチューニングがいる気がする。先人は偉大だ…。
さて、ISEのバグではまっていらっしゃるnaokiさんの尻を叩けばを手伝えば来週中にレイトレが動くか！？

Home > CPU実験 Archive

自己紹介
CTO at Preferred Infrastructure, Inc.
Blog Parts
あわせて読みたいブログパーツ
TopHatenar
アクセス解析
お薦め本
kzkの本棚
広告
Archives
Categories

Return to page top